芯片不再靠‘缩小’而是靠‘提速’，这条路走得通的话，关注国产技术突破的同事看起来会更有脉络。
华为提出“韬定律”挑战摩尔定律 事件脉络与关键事实
2026年5月，华为正式发布全球半导体领域新原则——“韬(τ)定律”，提出以‘时间缩微’替代传统‘几何缩微’的技术路径，试图突破摩尔定律面临的物理与成本瓶颈。该定律中的‘韬’取自希腊字母τ（tau），代表电路中的时间常数，τ越小，信号切换越快。与摩尔定律依赖晶体管尺寸缩小不同，‘韬定律’通过逻辑折叠等创新技术，压缩信号在芯片各层级的传播时间，从而提升性能。
自2019年以来，华为在芯片研发上持续突破，过去六年已设计并量产381款芯片，广泛应用于各行各业。2026年秋季即将面世的麒麟芯片将首次采用逻辑折叠技术，性能实现大幅提升。华为预计，到2031年，基于‘韬定律’的高端芯片晶体管密度将达到1.4纳米制程的同等水平。
尽管前景广阔，‘韬定律’仍面临挑战，尤其是EDA（电子设计自动化）工具尚未完全适配逻辑折叠技术。华为副董事长徐直军强调，这一路径无法由一家公司独自完成，需学术界、EDA厂商、设计公司等全产业链协同推进。此举被视为中国半导体产业探索自主路径的重要尝试。
事实
- 2026年5月25日，华为半导体业务部总裁何庭波在国际电路与系统研讨会上发布‘韬(τ)定律’。
- ‘韬’取自希腊字母τ（tau），代表电路时间常数，τ越小，信号切换越快。
- ‘韬定律’以‘时间缩微’替代‘几何缩微’，通过逻辑折叠等技术压缩信号传播时间。
- 过去六年，华为已基于该理念设计并量产381款芯片。
- 2026年秋季将面世的麒麟芯片将首次采用逻辑折叠技术，性能大幅提升。
- 华为预计到2031年，基于‘韬定律’的芯片可达1.4纳米制程同等水平。
Canto 的可视化新闻解读。制作过程可能有 AI 辅助。 编辑政策
